容错与故障可测性系统设计PDF格式文档图书下载

1 可靠性的基本概念 1

1.1　可靠性的定义 1

1.2　可靠度和故障率 1

1.3　可靠度与平均故障间隔时间的关系 4

1.4　可维修度 6

1.5　有效度 7

1.6　串联系统与并联系统 8

1.7　参考文献 11

2 数字电路的故障 12

2.1　失效与故障 12

2.2　故障模型 12

2.3　暂时性故障 21

2.4　参考文献 25

3 测试生成 27

3.1　数字系统的故障诊断 27

3.2　组合逻辑电路的测试生成 28

3.3　组合电路中的多故障检测 53

3.4　时序电路的测试生成 55

3.5　随机测试 68

3.6　跳变计数测试 69

3.7 特征码分析 77

3.8 参考文献 77

4 数字系统的容错设计 79

4.1 容错的重要性 79

4.2 容错的基本概念 80

4.3 静态冗余 81

4.4 动态冗余 89

4.5 混合冗余 92

4.6 自清除冗余方式 97

4.7 筛模冗余 100

4.8 5MR重构方案 102

4.9 利用纠错码进行存储系统的容错设计 107

4.10 时间冗余 121

4.11 软件冗余 122

4.12 软失效运行 124

4.13 实用的容错系统 124

4.14 针对VLSI芯片的一种容错设计方案 151

4.15 参考文献 158

5 自校验与故障安全逻辑 162

5.1 引言 162

5.2 完全自校验检测器的设计 164

5.3 自校验时序机 205

5.4 部分自校验电路 213

5.5 强故障安全电路 215

5.6 失效保险设计 216

5.7 完全自校验PLA设计 228

5.8 参考文献 234

6 可测性设计 237

6.1 何谓可测性 237

6.2 可控性和可观察性 238

6.3 组合逻辑电路的可测性设计 239

6.4 时序电路的可测性设计 253

6.5 时序电路可测性设计中的路径扫描技术 256

6.6 电平灵敏扫描设计（LSSD） 261

6.7 随机存取扫描法 270

6.8 内测试 274

6.9 自治自测试设计 280

6.10 逻辑板内的可测性设计 287

6.11 参考文献 294

7 结论 297

7.1 参考文献 304

附录 马尔可夫模型 307

查看更多关于容错与故障可测性系统设计的内容