数字逻辑原理与工程设计 第2版PDF格式文档图书下载

第一章 数制与编码 1

引言 1

1.1进位计数制与数制转换 1

1.1.1进位计数制及其表示 1

1.1.2数制转换 4

1.2带符号二进制数的代码表示 12

1.2.1原码 12

1.2.2反码 14

1.2.3补码 15

1.2.4原码、反码和补码之间的转换 17

1.2.5溢出的判断和变形码 19

1.3其他常用编码 21

1.3.1十进制数的二进制编码 21

1.3.2字符代码 23

1.3.3可靠性编码 25

小结 33

习题1 34

第二章 布尔代数基础 36

引言 36

2.1布尔代数的基本概念 36

2.1.1布尔变量及其基本运算 36

2.1.2布尔函数及其表示方法 38

2.1.3布尔函数的“相等”概念 39

2.2布尔代数的公式、定理和规则 40

2.2.1布尔代数的基本公式 40

2.2.2布尔代数的主要定理 42

2.2.3布尔代数的重要规则 43

2.3布尔函数的基本形式 45

2.3.1函数的“积之和”与“和之积”表示形式 45

2.3.2函数的“标准积之和”与“标准和之积”形式 46

2.4不完全确定的布尔函数 50

2.5布尔函数的化简 51

2.5.1代数化简法 52

2.5.2卡诺图化简法 54

2.5.3列表化简法 62

小结 71

习题2 71

第三章 逻辑门电路 76

引言 76

3.1半导体器件的开关特性 76

3.1.1二极管的开关特性 76

3.1.2三极管的开关特性 79

3.1.3 MOS管的开关特性 81

3.2基本逻辑门电路 83

3.2.1“与”门电路 83

3.2.2“或”门电路 83

3.2.3“非”门电路 84

3.3 TIL门电路 87

3.3.1 TTL“与非”门 87

3.3.2集电极开路门和三态门 94

3.3.3其他逻辑功能的TTL门电路 98

3.4 CMOS门电路 101

3.4.1 CMOS反相器 101

3.4.2其他逻辑功能的CMOS门电路 103

3.5集成门电路的使用 105

小结 106

习题3 106

第四章 组合逻辑电路的分析和设计 110

引言 110

4.1常用逻辑门的图形符号 110

4.2布尔函数的实现 111

4.2.1用“与非”门实现布尔函数 112

4.2.2用“或非”门实现布尔函数 112

4.2.3用“与或非”门实现布尔函数 113

4.3组合电路的分析 114

4.4组合电路的设计 116

4.5常用组合电路 120

4.5.1加法器 120

4.5.2十进制数字的7段显示 128

4.5.3代码转换电路 132

4.5.4二进制比较器 134

4.5.5阵列乘法器 137

4.6二进制译码器 138

4.6.1二进制译码器的功能和组成 138

4.6.2用中规模集成译码器进行设计 139

4.7多路选择器 141

4.7.1多路选择器的逻辑功能和组成 141

4.7.2用多路选择器进行逻辑设计 142

4.8多路分配器 146

4.9组合电路中的险态 148

小结 151

习题4 151

第五章 触发器 154

引言 154

5.1基本RS触发器 154

5.1.1电路结构和工作原理 154

5.1.2逻辑功能描述方法 155

5.2同步RS触发器 157

5.2.1电路结构和工作原理 157

5.2.2同步触发器的动作特点 158

5.3主从触发器 159

5.3.1主从JK触发器 159

5.3.2主从触发器的动作特点 161

5.4边沿触发器 162

5.4.1边沿JK触发器 162

5.4.2边沿 D触发器 166

5.4.3边沿 T触发器 168

5.5触发器的脉冲工作特性 169

小结 171

习题5 171

第六章 时序电路 175

引言 175

6.1时序电路与时序机 175

6.1.1时序电路的结构和特点 176

6.1.2时序机的定义 177

6.1.3时序机的状态表和状态图 177

6.1.4完全定义机和不完全定义机 179

6.2同步时序电路的分析与设计 180

6.2.1建立原始状态表 181

6.2.2状态表的化简 183

6.2.3状态分配 194

6.2.4确定激励函数和输出函数 197

6.2.5分析与设计举例 200

6.3常用的同步时序电路 207

6.3.1寄存器 207

6.3.2计数器 208

6.3.3节拍信号发生器 212

6.4脉冲异步时序电路的分析与设计 216

6.4.1异步时序电路的结构特点和分类 216

6.4.2脉冲异步时序电路的分析与设计 217

6.5电平异步时序电路的分析与设计 221

6.5.1电平异步时序电路的描述方法 221

6.5.2建立原始流程表 222

6.5.3流程表的简化 225

6.5.4流程表的状态分配 226

6.5.5电平异步时序电路的险态 231

6.5.6分析与设计举例 232

小结 238

习题6 239

第七章 数字系统设计基础 245

引言 245

7.1概述 245

7.1.1数字系统的定义和特点 245

7.1.2数字系统的历史 247

7.1.3现代数字系统的一般结构 248

7.2数字系统的设计过程 249

7.2.1需求分析 249

7.2.2系统设计和实现 251

7.2.3系统测试 254

7.3数字系统设计 262

7.3.1基于通用微处理器／DSP的设计 262

7.3.2基于集成电路的设计 265

7.3.3基于可编程逻辑器件的设计 267

7.3.4基于ASIC的设计 268

7.4数字系统辅助设计工具 268

7.4.1印制电路板设计工具 269

7.4.2 ASIC设计工具 271

7.4.3 FPGA设计工具 272

7.5数字系统设计的发展趋势 273

小结 274

习题7 274

第八章 可编程逻辑器件 275

引言 275

8.1概述 275

8.1.1可编程逻辑器件的发展历史 275

8.1.2可编程逻辑器件的原理 276

8.1.3可编程逻辑器件的分类及比较 278

8.1.4 PLD的逻辑表示法 279

8.2可编程存储器 280

8.2.1可编程只读存储器 280

8.2.2可擦除的可编程只读存储器 282

8.2.3采用PROM的组合逻辑设计 283

8.3复杂可编程逻辑器件 284

8.3.1概述 284

8.3.2 Altera的CPLD 285

8.3.3 Xilinx的CPLD 290

8.4现场可编程门阵列 296

8.4.1概述 296

8.4.2 Altera的FPGA 297

8.4.3 Xilinx的FPGA 304

8.4.4 Actel的FPGA 310

小结 317

习题8 317

第九章Verilog HDL语言 318

引言 318

9.1概述 318

9.2 Verilog HDL程序基本结构 319

9.3信号 322

9.4模块体的描述 325

9.5行为级建模 335

9.5.1数据类型 335

9.5.2运算符及表达式 338

9.5.3结构说明语句 340

9.5.4复杂语句 342

9.5.5时序控制 346

9.5.6阻塞赋值和非阻塞赋值 348

9.5.7任务与函数 351

9.5.8 Verilog HDL预编译指令 354

9.6可综合性设计 355

9.7测试环境设计 357

9.8 Verilog HDL设计高级专题 358

9.8.1寄存器 359

9.8.2多时钟域 361

9.8.3同步复位和异步复位 363

9.8.4可配置电路设计 365

9.8.5 Verilog HDL语言的设计风格 367

小结 369

习题9 369

第十章 基于FPGA的数字系统设计实例 370

引言 370

10.1设计任务描述 370

10.2需求分析 371

10.3系统设计与实现 373

10.3.1算法设计 373

10.3.2系统实现 374

10.4系统仿真与测试 400

10.5综合与布局布线 404

10.6板上FPGA验证 407

小结 408

习题10 409

部分习题参考答案 410

参考文献 425

查看更多关于数字逻辑原理与工程设计 第2版的内容