Z8000微处理器设计手册PDF格式文档图书下载

第一章 Z8000 CPU 1

1.1 操作系统 2

1.2 Z-总线 5

1.3 Z8000 CPU结构 7

1.4 系统方式和正常方式 10

1.5 Z8002引脚配置 11

1.6 Z8001引脚配置 18

1.7 分段寻址和存储器管理 20

1.8 分段方式和非分段方式 24

1.9 CPU操作状态 24

1.10 系统输入 27

1.11 CPU时钟的技术要求 27

第二章 CPU寄存器 29

2.1 Z8002通用寄存器 29

2.2 Z8002控制寄存器 32

2.3 Z8001通用寄存器 34

2.4 Z8001控制寄存器 35

第三章 与存储器的接口技术 38

3.1 存储器地址空间 38

3.2 存储器的组织 40

3.3 存储器控制逻辑 43

例1：对Z6132的接口技术 49

例2：对Z6132和2716的接口技术 55

3.4 存储器刷新 57

第四章 对外围设备的接口技术 60

4.1 输入／输出地址空间 60

4.2 输入／输出接口信号 61

4.3 输入／输出控制逻辑 64

4.4 Z-总线中断信号 66

第五章 指令和接口定时 68

5.1 指令预取 68

5.2 基本定时周期 69

5.3 存储器周期 70

5.4 输入／输出周期 76

5.5 内部操作周期 78

5.6 存储器刷新周期 80

5.7 Ac定时特性 82

5.8 存储器接口定时：示例 84

5.9 等待状态的形成 86

第六章 中断、陷井和复位 91

6.1 中断 91

6.2 陷并 93

6.3 中断和陷井的处理 94

6.4 异常的优先级 95

6.5 中断响应 96

6.6 保存程序状态 96

6.7 程序状态区 98

6.8 中断返回 104

6.9 外围设备中断优先级链路 105

6.10 中断响应周期 109

6.11 中断响应时间 113

6.12 系统调用指令 114

6.13 服务程序 115

6.14 暂停指令 117

6.15 复位 118

6.16 预置子程序 121

6.17 其它上下文转换指令 122

第七章 总线和资源共享 124

7.1 总线请求 124

7.2 总线请求优先级链路 127

7.3 共享资源请求 129

7.4 Z-总线信号 136

第八章 指令系统 139

8.1 汇编语言的规则 139

8.2 CPU寄存器的用法 141

8.3 长偏移地址和短偏移地址 142

8.4 寻址方式 144

8.5 寄存器方式 145

8.6 直接地址方式 145

8.7 立即方式 147

8.8 间接寄存器方式 148

8.9 变址方式 149

8.10 基地址方式 150

8.11 基地址变址方式 151

8.12 相对地址方式 152

8.13 寻址方式的应用 153

8.14 隐含的寻址方式 154

8.15 汇编语言指令 154

8.16 数据传送指令 155

8.17 算术指令 157

8.18 逻辑指令 159

8.19 位操作指令 160

8.20 循环和移位指令 161

8.21 程序控制指令 165

8.22 程序块传送指令 167

8.23 程序块比较指令 168

8.24 程序块翻译指令 169

8.25 输入／输出（I/O）指令 171

8.26 特殊的I/O指令 172

8.27 CPU控制指令 172

第九章 Z8010存储器管理部件 194

9.1 存储器分配 194

9.2 分段和存储器分配 196

9.3 存储器保护 199

9.4 Z8010 MMU的结构 201

9.5 段描述寄存器 207

9.6 控制寄存器 211

9.7 地址翻译 214

9.8 违例的类型和状态寄存器 215

9.9 陷井和抑制 219

9.10 MMU命令 221

9.11 复位 226

9.12 多个MMU的系统 227

9.13 MMU和存储器的访问时间 229

9.14 MMU和虚拟的存储器 229

第十章 扩展处理器部件 233

10.1 CPU-EPU接口 233

10.2 扩充指令 235

10.3 STOP的定时 238

第十一章 一个Z8000设计的实例 241

11.1 时钟发生器 241

11.2 CPU总线的缓冲 242

11.3 地址锁存 248

11.4 存储器接口 249

11.5 外围接口 253

第十二章 Z8000系列器件 262

12.1 Z-BUS外围接口 263

12.2 外围中断结构 265

12.3 Z8036 CIO 269

12.4 Z8038 FIO 285

12.5 FIFO缓冲器扩充 303

12.6 Z8030 SCC 304

12.7 Z8065 BEP 316

12.8 Z8068 DCP 317

12.9 Z8052 CRTC 319

12.10 Z8016 DTC 321

12.11 Z6132 RAM 324

第十三章 Z-BUS微型计算机 329

13.1 Z8结构概述 329

13.2 Z8存储空间 334

13.3 Z8 I/O端口 338

13.4 Z8计数／计时器 342

13.5 Z8串行I/O 344

13.6 Z8中断 344

13.7 Z8指令系统 345

13.8 Z8的结构 350

13.9 Z8000-Z8接口 352

13.10 UPC结构概述 353

13.11 UPC存储空间 355

13.12 UPC I/O端口 360

13.13 UPC中断 360

13.14 CPU-UPC通信 361

13.15 UPC产品结构 365

附录A Z8000 CPU直流和交流电特性 367

查看更多关于Z8000微处理器设计手册的内容