数字逻辑PDF格式文档图书下载

目 录 1

第一章绪论 1

1.1数字技术的发展及数字 1

系统 1

1.2数字系统的用途 3

1.3数字逻辑的研究内容 4

第二章数制和编码 6

2.1数与数制 6

2.1.1二进制 7

2.1.2八进制和十六进制 9

2.2数制转换 11

2.2.1十进制与二进制数之间的转换 11

2.2.2不同进位制之间数的转换 15

2.2.3数制转换时小数位数的确定 17

2.2.4十进制与二进制数转换时字长之间的关系 18

2.3带符号二进制数的代码表示 19

2.3.1机器数与真值 19

2.3.2原码 19

2.3.3反码 21

2.3.4补码 22

2.3.5溢出的制断和变形码 26

2.4数的定点与浮点表示 28

2.4.1定点表示 29

2.4.2浮点表示 30

2.4.3定点表示与浮点表示的比较 30

2.4.4移码 32

2.5十进制数的二进制编码 32

2.5.1有权码 33

2.5.2无权码 34

2.6符号代码 36

习题 39

第三章 布尔代数和布尔函数 42

3.1布尔代数的基本概念 42

3.2亨廷顿公理 43

3.3布尔代数的基本定理 46

3.4集代数与布尔代数 52

3.5布尔函数与布尔表达式 54

“标准和的积”形式 57

3.6.2函数的“标准积的和”与 57

3.6布尔函数的标准式 57

积”表示形式 57

3.6.1函数的“积的和”与“和的 57

3.6.3最小项的性质 61

3.6.4最大项的性质 62

3.7补函数与函数的对偶 62

3.8不完全确定的布尔函数 63

3.9布尔函数的立体图形表征 64

应用 67

3.10布尔函数在开关电路中的 67

习题 68

第四章布尔函数的简化 71

4.1布尔函数最小化概述 71

4.2布尔函数的公式简化法 72

4.3布尔函数的图解简化法—— 74

卡诺图法 74

4.3.1卡诺图的构成方法 74

4.3.2布尔函数在卡诺图上的表示 76

4.3.3卡诺图的性质 77

4.3.4应用卡诺图简化布尔函数的 79

基本方法 79

4.4 Q-M列表法确定布尔 83

函数的所有蕴涵 83

4.5公式法确定布尔函数的 85

全部质蕴涵 85

4.6质蕴涵最小复盖的选择 88

4.6.2选择质蕴涵的最小复盖 89

4.6.1用质蕴函表选择必要的质蕴涵 89

4.6.3综合举例 92

4.7二级“或－与”布尔函数 96

的简化 96

4.8多输出布尔函数的简化 98

4.8.1卡诺图法 98

4.8.2 Q-M列表法 102

习题 104

5.1组合网络的分析 107

第五章组合网络的分析和设计 107

5.2组合网络的综合 109

5.3基本组合逻辑电路的设计 112

5.3.1半加器、全加器和先行进位加法器的逻辑设计 112

5.3.2十进制逻辑电路的设计 120

5.3.3代码转换电路的设计 127

5.4多级组合网络 132

习题 136

6.1概述 138

第六章同步时序网络 138

6.2时序机 140

6.3时序电路 145

6.3.1触发器 145

6.3.2 延迟与同步脉冲 151

6.4时序网络的综合 154

6.4.1综合步骤 154

6.4.2建立状态表 155

6.5状态表的简化（最小化） 159

6.5.1完全定义机的状态表简化 162

6.5.2不完全定义机的状态表简化 171

6.6状态分配 178

6.7激励函数和输出函数 181

6.8时序网络的分析 187

6.9同步时序网络的设计举例 194

6.9.1序列检测器的设计 194

6.9.2计数器的设计 201

6.9.3移位寄存器的设计 207

6.9.4伪随机序列产生器 212

6.9.5单脉冲产生器 216

习题 217

第七章异步时序网络 223

7.1概述 223

7.2异步时序网络的综合 226

7.2.1流程表的建立 227

7.2.2流程表的简化 233

7.2.3流程表的状态分配 234

7.2.4异步时序网络Y矩阵的特点 239

7.3险态 240

7.3.1组合网络险态 241

7.3.2时序网络险态 246

7.4异步时序网络的分析 250

7.5异步时序网络的设计举例 253

习题 261

第八章 中、大规模集成电路逻辑设计8.1概述 264

8.2二进制并行加法器 265

8.3数值比较器 269

8.4译码器 272

8.5多路选择器 275

6.5.1多路选择器的逻辑特性 275

8.5.2用多路选择器实现布尔函数 276

8.6多路分配器 281

8.7只读存贮器（ROM） 283

8.7.1 只读存贮器的实现方法 283

8.7.2只读存贮器的设计应用举例 285

8.8可编程序逻辑阵列（PLA） 287

8.8.1组合可编程序逻辑阵列 288

8.8.2时序可编程序逻辑阵列 292

习题 295

第九章可靠性编码 297

9.1编码概述 297

9.2数字信道模型与代码出错率 298

9.3信道编码与编码效率 299

9.3.1信道编码的分类 299

9.3.2分组码与最大似然译码 300

9.3.3编码效率 301

9.4汉明距离 302

9.5检错和纠错能力 303

9.6常用的可靠性编码 305

9.6.1奇偶校验码 305

9.6.2汉明码 308

9.6.3定权码 313

习题 314

附录逻辑电路图形符号 315

参考文献 317

习题参考答案 319

查看更多关于数字逻辑的内容