EDA技术与VHDL 第5版PDF格式文档图书下载

第1章EDA技术概述 1

1.1 EDA技术 1

1.2 EDA技术应用对象 2

1.3常用的硬件描述语言 4

1.4 EDA技术的优势 5

1.5面向FPGA和CPLD的开发流程 6

1.5.1设计输入 7

1.5.2综合 7

1.5.3适配（布线布局） 9

1.5.4仿真 9

1.5.5 RTL描述 10

1.6可编程逻辑器件 10

1.6.1 PLD的分类 11

1.6.2 PROM可编程原理 12

1.6.3 GAL 14

1.7 CPLD的结构与可编程原理 15

1.8 FPGA的结构与工作原理 18

1.8.1查找表逻辑结构 18

1.8.2 Cyclone 4E系列器件的结构原理 18

1.8.3内嵌Flash的FPGA器件 21

1.9硬件测试技术 21

1.9.1内部逻辑测试 21

1.9.2 JTAG边界扫描测试 22

1.10编程与配置 22

1.11 Quartus Ⅱ 23

1.12 IP核 25

1.13 EDA的发展趋势 25

习题 27

第2章 程序结构与数据对象 28

2.1 VHDL程序结构 28

2.2 VHDL程序基本构建 30

2.2.1实体和端口模式 30

2.2.2结构体 31

2.2.3库和库的种类 32

2.2.4库和程序包的调用方法 34

2.2.5配置 35

2.3 VHDL文字规则 36

2.3.1数字 36

2.3.2字符串 36

2.3.3关键词 37

2.3.4标识符及其表述规则 37

2.3.5文件取名和存盘 38

2.3.6规范的程序书写格式 38

2.4 VHDL数据对象 39

2.4.1常数 39

2.4.2变量 39

2.4.3信号 40

习题 42

第3章 数据类型与顺序语句 43

3.1 VHDL数据类型 43

3.1.1 BIT和BIT VECTOR类型 44

3.1.2 STD LOGIC和STD LOGIC VECTOR类型 44

3.1.3整数类型INTEGER 46

3.1.4布尔数据类型BOOLEAN 47

3.1.5 SIGNED和UNSIGNED类型 47

3.1.6其他预定义类型 49

3.1.7数据类型转换函数 50

3.2常用顺序语句 52

3.2.1赋值语句 52

3.2.2 CASE语句 53

3.2.3 PROCESS语句 54

3.2.4并置操作符＆ 55

3.2.5 IF语句 56

3.3 IF语句使用示例 57

3.3.1 D触发器的VHDL描述 57

3.3.2含异步复位和时钟使能D触发器的描述 60

3.3.3基本锁存器的描述 60

3.3.4含清零控制锁存器的描述 62

3.3.5实现时序电路的不同表述方式 63

3.3.6 4位二进制加法计数器设计 64

3.3.7计数器更常用的VHDL表达方式 65

3.3.8设计一个实用计数器 67

3.3.9含同步并行预置功能的8位移位寄存器设计 69

3.3.10优先编码器设计 70

3.4 VHDL其他顺序语句 71

3.4.1 LOOP循环语句 72

3.4.2 NEXT语句 72

3.4.3 EXIT语句 73

3.4.4 WAIT语句 74

3.4.5 GENERIC参数定义语句 77

3.4.6 REPORT语句 77

3.4.7断言语句 78

3.4.8端口数据含1个数的统计电路模块设计 80

习题 81

第4章 时序仿真与硬件实现 83

4.1代码编辑输入和系统编译 83

4.1.1编辑和输入设计文件 83

4.1.2创建工程 84

4.1.3约束项目设置 85

4.1.4全程综合与编译 87

4.1.5 RTL图观察器应用 88

4.2时序仿真 89

4.3硬件测试 91

4.3.1引脚锁定 92

4.3.2编译文件下载 93

4.3.3通过JTAG口对配置芯片进行间接编程 95

4.3.4 USB-Blaster驱动程序安装方法 96

4.4电路原理图设计流程 96

4.4.1设计一个半加器 96

4.4.2完成全加器顶层设计 98

4.4.3对全加器进行时序仿真和硬件测试 99

4.5利用属性表述实现引脚锁定 100

4.6 SignalTap Ⅱ的用法 101

4.7编辑SignalTap Ⅱ的触发信号 106

4.8安装Quartus Ⅱ 13.1说明 106

习题 111

实验与设计 112

实验4-1多路选择器设计实验 112

实验4-2十六进制7段数码显示译码器设计 112

实验4-3应用宏模块设计数字频率计 114

实验4-4计数器设计实验 117

实验4-5数码扫描显示电路设计 118

实验4-6硬件消抖动电路设计 118

实验4-7串行静态显示控制电路设计 119

第5章 并行语句 121

5.1并行信号赋值语句 121

5.1.1简单信号赋值语句 121

5.1.2条件信号赋值语句 122

5.1.3选择信号赋值语句 123

5.1.4块语句 124

5.1.5元件例化语句 124

5.1.6例化语句应用示例 125

5.1.7生成语句 127

5.1.8 GENERIC参数传递映射语句及其使用方法 129

5.1.9数据类型定义语句 131

5.1.10 VHDL的存储器描述 134

5.1.11信号属性及属性函数 136

5.2 VHDL运算操作符 138

5.2.1逻辑操作符 138

5.2.2关系操作符 140

5.2.3算术操作符 141

5.2.4省略赋值操作符 144

5.3 keep属性应用 145

5.4 SignalProbe使用方法 146

习题 148

实验与设计 149

实验5-1 8位加法器设计实验 149

实验5-2高速硬件除法器设计 149

实验5-3移位相加型8位硬件乘法器设计 150

实验5-4基于VHDL代码的频率计设计 150

实验5-5 VGA彩条信号显示控制电路设计 152

实验5-6不同类型的移位寄存器设计实验 156

第6章LPM宏模块使用方法 157

6.1调用计数器宏模块示例 157

6.1.1计数器LPM模块文本代码的调用 157

6.1.2 LPM计数器代码与参数传递语句应用 159

6.1.3创建工程与仿真测试 160

6.2利用属性控制乘法器构建的示例 161

6.3 LPM RAM宏模块用法 162

6.3.1初始化文件及其生成 162

6.3.2 LPM RAM的设置与调用 164

6.3.3测试LPM RAM 166

6.3.4用 VHDL代码描述存储器以及用初始化文件加载表述 166

6.4 LPM ROM使用示例 168

6.4.1简易正弦信号发生器设计 168

6.4.2正弦信号发生器硬件实现和测试 169

6.5在系统存储器数据读写编辑器应用 171

6.6 LPM嵌入式锁相环调用 172

6.6.1建立嵌入式锁相环元件 172

6.6.2测试锁相环 175

6.7 In-System Sources and Probes Editor用法 175

6.8 DDS实现原理与应用 178

6.8.1 DDS原理 178

6.8.2 DDS信号发生器设计示例 180

习题 181

实验与设计 181

实验6-1查表式硬件运算器设计 181

实验6-2正弦信号发生器设计 182

实验6-3简易逻辑分析仪设计 182

实验6-4 DDS正弦信号发生器设计 183

实验6-5移相信号发生器设计 184

实验6-6 VGA简单图像显示控制模块设计 185

实验6-7 AM幅度调制信号发生器设计 186

第7章VHDL设计深入 188

7.1进程中的信号赋值与变量赋值 188

7.2含高阻输出的电路设计 192

7.2.1三态门设计 192

7.2.2双向端口的设计方法 193

7.2.3三态总线电路设计 195

7.3资源优化 196

7.3.1资源共享 197

7.3.2逻辑优化 198

7.3.3串行化 199

7.4速度优化 200

7.4.1流水线设计 201

7.4.2关键路径法 203

7.5仿真延时 204

7.5.1固有延时 204

7.5.2传输延时 205

7.5.3仿真δ 205

习题 206

实验与设计 207

实验7-1 4X4阵列键盘键信号检测电路设计 207

实验7-2乐曲硬件演奏电路设计 207

实验7-3 PS2键盘控制模型电子琴电路设计 210

实验7-4直流电机综合测控系统设计 213

实验7-5 VGA动画图像显示控制电路设计 215

第8章 状态机设计技术 216

8.1 VHDL状态机的一般形式 216

8.1.1状态机的特点与优势 216

8.1.2 VHDL状态机的一般结构 217

8.1.3状态机设计初始约束与表述 220

8.2 Moore型状态机的设计 221

8.2.1多进程状态机 222

8.2.2序列检测器之状态机设计 225

8.3 Mealy型状态机的设计 226

8.4状态编码 230

8.4.1直接输出型编码 230

8.4.2顺序编码 232

8.4.3一位热码状态编码 232

8.4.4状态编码设置 233

8.5安全状态机设计 234

8.5.1程序直接导引法 235

8.5.2状态编码监测法 235

8.5.3借助EDA优化控制工具生成安全状态机 236

习题 236

实验与设计 236

实验8-1序列检测器设计 236

实验8-2并行ADC采样控制电路实现与硬件验证 237

实验8-3数据采集模块设计 238

实验8-4五功能智能逻辑笔设计 239

实验8-5串行ADC/DAC采样或信号输出控制电路设计 240

第9章16位CPU创新设计 241

9.1 KX9016的结构与特色 241

9.2 KX9016基本硬件系统设计 244

9.2.1单步节拍发生模块 244

9.2.2运算器 244

9.2.3比较器 245

9.2.4基本寄存器与寄存器阵列组 246

9.2.5移位器 250

9.2.6程序与数据存储器 251

9.3 KX9016v 1指令系统设计 251

9.3.1指令格式 251

9.3.2指令操作码 252

9.3.3软件程序设计实例 254

9.3.4 KX9016 v 1控制器设计 255

9.3.5指令设计实例详解 259

9.4 KX9016的时序仿真与硬件测试 260

9.4.1时序仿真与指令执行波形分析 260

9.4.2 CPU工作情况的硬件测试 262

9.5 KX9016应用程序设计实例和系统优化 264

9.5.1乘法算法及其硬件实现 264

9.5.2除法算法及其硬件实现 265

9.5.3 KX9016v1的硬件系统优化 266

习题 267

实验与设计 268

实验9-1 16位CPU验证性设计综合实验 268

实验9-2新指令设计及程序测试实验 268

实验9-3 16位CPU的优化设计与创新 269

第10章VHDL仿真和语句补充 271

10.1 VHDL仿真流程 272

10.2 VHDL测试基准实例 274

10.3 VHDL Test Bench测试流程 276

10.4 VHDL子程序 278

10.4.1函数 278

10.4.2重载函数 281

10.4.3决断函数 283

10.4.4过程 284

10.4.5重载过程 286

10.4.6子程序调用语句 286

10.4.7 RETURN语句 288

10.4.8并行过程调用语句 289

10.5 VHDL程序包 291

习题 293

实验与设计 294

实验10-1在ModelSim上对VHDL Test Bench进行仿真 294

第11章DSP Builder系统设计方法 295

11.1 MATLAB/DSP Builder及其设计流程 295

11.2正弦信号发生器设计 297

11.2.1建立设计模型 298

11.2.2 Simulink模型仿真 304

11.2.3 SignalCompiler使用方法 307

11.2.4使用ModelSim进行RTL级仿真 308

11.2.5使用Quartus Ⅱ实现时序仿真 310

11.2.6硬件测试与硬件实现 310

11.3 DSP Builder层次化设计 311

11.4基于DSP Builder的DDS设计 314

11.4.1 DDS模块设计 314

11.4.2 FSK调制器设计 316

11.4.3正交信号发生器设计 318

11.4.4数控移相信号发生器设计 318

11.4.5幅度调制信号发生器设计 318

11.5 HIL硬件测试 320

习题 324

实验与设计 325

实验11-1利用MATLAB/DSP Builder设计基本电路模块 325

实验11-2基于DSP Builder的DDS应用模型设计 326

实验11-3 HIL硬件环仿真实验 327

第12章DSP Builder设计深入 329

12.1 FIR数字滤波器设计 329

12.1.1 FIR滤波器原理 329

12.1.2使用DSP Builder设计FIR滤波器 330

12.1.3使用MATLAB的滤波器设计工具 334

12.1.4使用FIR IP Core设计FIR滤波器 340

12.2 HDL模块插入仿真及其设计 343

习题 346

实验与设计 347

实验12-1 FIR数字滤波器设计实验 347

实验12-2调制解调模块设计实验 348

实验12-3 HDL Import模块应用实验 348

附录A EDA开发系统及相关电路与表格 349

A.1 KX CDS系列EDA/SOPC系统 350

A.2部分实验扩展模块 354

A.3.mif文件生成器使用方法 355

A.4核心板FPGA扩展至KX CDS系统对照表 357

A.5多功能重配置结构可切换的部分实验电路图 359

查看更多关于EDA技术与VHDL 第5版的内容