计算机数字总线标准手册PDF格式文档图书下载

第一章 VME总线 1

1.1引言 1

1.2机械结构 1

目录 1

1.3功能结构 2

1.3.1数据传输总线 4

1.3.2优先中断总线 4

1.3.3仲裁总线 5

1.3.4应用总线 5

1.4电气规范 6

1.4.1CME总线信号驱动 6

1.3.5系统控制器板 6

1.3.6信号协议 6

1.4.2底板终端 7

1.4.3电源分布 7

1.4.4P1和P2连续器的管脚赋值 7

1.5VME总线规范格式 7

1.5.1VME总线关键字 7

1.5.2时间调配要求 10

1.5.4流程图 11

1.5.3时序图 11

1.5.5用于信号相互联系的特殊表示方法 12

1.6VME总线的性能 13

1.6.1寻址能力 14

1.6.2基本数据传输能力 15

1.6.3周期的类型 16

1.6.4非协约的传输能力 17

1.6.5地址流水线能力 19

1.6.6请求器的类型 19

1.6.7仲裁器的类型 19

1.6.8释放数据传输总线 20

1.6.9中断方式 22

1.6.10建立虚拟通信通道 25

1.7VME总线功能的应用 25

1.7.1提高CPU性能 26

1.7.2对紧急事件的及时响应 28

1.7.3软件的移殖性 28

1.7.4系统的启动与诊断 29

1.8小结 30

2.2章节的组织 31

第二章 多总线MULIBUS 1 31

2.1引言 31

2.3定义 32

2.4MULTIBUS 1(EEE796)系统总线规范 32

2.4.1MULTIBUS 1的一般特点 32

2.4.2总线信号和操作 35

2.4.2.1控制线 35

2.4.2.2地址线和禁止线 36

2.4.2.4中断线 37

2.4.2.5总线交换线 37

2.4.2.3数据线 37

2.4.2.6数据传输操作 38

2.4.2.7总线超时（Time-outs） 39

2.4.2.8禁止操作 39

2.4.2.98位和16位模块间的数据传输 40

2.4.2.10总线性能 41

2.4.2.11中断操作 42

2.4.2.12标志字节 42

2.4.1.13总线交换操作 44

2.4.3.4接收器，驱动器和终端 46

2.4.3.3最大信号转输 46

2.4.3电气规范 46

2.4.3.2上升和下降时间 46

2.4.3.1逻辑与电气状态关系 46

2.4.3.5供电规范 49

2.4.3.6温度和湿度 49

2.4.4机械规范 49

2.4.4.1底板的考虑 49

2.4.4.2板与板的关系 50

2.4.4.5MULTIBUS 1边沿连接器的安排 51

2.4.4.4总线连接器 51

2.4.4.3MULTIBUS 1板子的构成要素 51

2.4.5通容性 53

2.4.5.1数据通道 54

2.4.5.2存贮地址通道 54

2.4.5.3 1/0地址通道 54

2.5.5.4中断 54

2.4.6可用产品的范围 54

2.5.1iLBX规范的历史与设计目的 55

2.5.2概述 55

2.5iLBX局部总线扩展 55

2.6TLBX扩展1/0总线（IEE959）规范） 56

2.6.1目的 56

2.6.2iSBX总线构成 56

2.6.2.1 母板 56

2.6.2.2扩展模块 58

2.6.3iSBX总线信号 58

2.6.3.1地址线与片选级 58

2.6.3.3控制线 59

2.6.3.2数据线 59

2.6.3.4中断线（MLNTRO,MINTRl） 60

2.6.3.5 任选线 61

2.6.4总线操作 61

2.6.4.1 I/O读操作 61

2.6.4.2 I/O 写操作 62

2.6.4.3直接存贮器访问（DMA）操作 63

2.6.4.4中断操作 64

2.6.5环境规范 64

2.6.6.2连接器的管脚安排 65

2.6.6.1连接器规范 65

2.6.6机械规范 65

2.6.6.3扩展模块规范 66

2.6.6.4母板规范 67

2.6.6.5板高规范 69

第四章 UNIBUS.Q-BUS和VAXBI BUS 96

4.1 UNIBUS.Q-BUS与VAXBPOP-11 BUS简介 96

4.2总线特征 99

4.2.1物理特征 99

4.2.3电气特性 105

4.3多路复用总线的比较 106

4.4严格的主一从关系 107

4.5已完成操作 107

4.6异步或同步操作 107

4.7时滞与相位补偿技术 109

4.8亚稳定性 110

4.9不完全分配式仲裁 112

4.10完全分配式仲裁 113

4.11重叠或嵌入式仲裁和数据传达 114

4.16中断 120

4.15连锁 120

4.14来自从设备的奇偶校验错误信息 120

4.17操作类型 121

4.18时溢（暂停） 122

4.19UNIBUS信号细节 123

4.19.1UNIBUS初始化和停止运行信号 123

4.12地址范围与寻址空间数据容量 125

4.19.2仲裁信号 125

4.19.3数据传达信号 126

4.20.1Q-BUS初始化、关机和其它信号 127

4.20Q-BUS信号细节 127

4.19.4其它信号 127

4.20.2仲裁信号 129

4.20.3中断申请信号 129

4.20.4数据传达信号 129

4.21VAXBI BUS信号细节 130

第五章IBM微通道体系 133

5.1简介 133

5.2微通道的特征 133

5.2.1串行第三者DMA(third-party DMA) 133

5.2.632比特地址总线 134

5.2.5匹配存贮器方法 134

5.2.832比特数据总线恢复 134

5.2.3音频总和节点 134

5.2.2分级灵敏性中断（IRQ） 134

5.2.4高性能传输 134

5.2.9可编程任选 135

5.2.10仲裁总线 135

5.2.11总线主设备 135

5.2.12体系的增强 136

5.3微通道结构 136

5.3.1系统实现 136

5.3.2.3控制信号组 137

5.3.2信号和电源组 137

5.3.2.132比特地址信号组 137

5.3.2.4仲裁信号组 138

5.3.2.5咅频信号组 138

5.3.2.6匹配存储器信号组 139

5.3.2.7保留信号脚 139

5.3.2.8电源与地脚 139

5.3.3微通道体系总线 139

5.3.3.1总线主设备 139

5.4微通道体系传送周期的过程 141

5.3.3.2总线从设备 141

5.4.1普通传送周期 143

5.4.2同步扩展周期 143

5.4.2异步扩展周期 146

5.4.4匹配存储器传送周期 147

5.4.5第三者DMA周期 147

5.4.6刷新周期 149

5.4.7Sctup周期 149

5.5总线所有权 150

5.5.1中央仲裁控制站 151

5.5.2仲裁周期 152

5.6带可编程任选（DOS）的配置 152

第六章 FASTBUS（高速总线） 155

6.1背景 155

6.3信号 156

6.3.1术语 156

6.3.2定时信号 156

6.3.3控制信号 156

6.3.4信息信号 157

6.4FASTBUS总线处理 158

6.3.8其它信号线 158

6.4.1仲裁 158

6.3.5异步信号 158

6.3.7固定信号 158

6.3.6串行数据信号 158

6.4.2初始地址周期 159

6.4.3地址空间 161

6.4.4地址类型 161

6.4.5逻辑地址 161

6.4.6地理地址 162

6.4.7广播地址 163

6.4.8数据周期 164

6.4.9NTA 165

6.4.10结束和总线释放 167

6.4.11暂停和等待的应用 167

6.5CSR空间 167

6.6区段连线 170

6.7中断 172

6.7.1中断操作 172

6.8.1设计从设备接口 173

6.8FASBUS从设备 173

6.7.2服务请求线 173

6.8.2一般用途接口 174

6.8.3ADL-PCL接口 174

6.8.4FSI 175

6.8.5缆状区段驱动设备 176

6.9软件 176

第七章Futurebus Bus总线 178

7.1引言 178

7.2物理接口 178

7.3.1TTL的局限性 180

7.3电气特征 180

7.3.2BTI方法集电极开路效应 181

7.3.4专门术语 183

7.4协议准则 183

7.4.1异步接口 183

7.4.2可靠性 185

7.5仲裁 185

7.5.1公平与优先的比较 185

7.5.2并行竞争机构 186

7.5.3仲裁总线信号 187

7.5.4.1控制取行周期 188

7.5.4控制取行序列 188

7.5.4.3错误恢复周期 189

7.5.5附加的功能 189

7.5.5.1停留 189

7.5.4.2公平释放周期 189

7.5.5.2优先占用 190

7.5.5.3紧急信息 190

7.5.5.4总线复位和工作状态插入 190

7.5.7协议的局限性 191

7.5.8小结 191

7.5.6性能增强 191

7.6数据传输 192

7.6.1并行的总线信息信号 192

7.6.2并行协议握手 193

7.6.3操作阶段（地址握手） 194

7.6.4数据传输 196

7.6.5断开 196

7.6.6操作类型 197

7.6.7传输模式 199

7.6.9协议扩展 201

7.6.8例外情况 201

7.6.10协议的局限性 202

7.6.11小结 202

7.7缓冲协议 202

7.7.1缓冲器如何工作 203

7.7.2缓冲属性 204

7.7.3系统争议 206

7.8控制和状态寄存器空间 206

7.8.1基本ID 207

7.8.3目标中断 208

7.8.2CSR功能 208

7.8.4复位和初始化 209

7.9总结 209

第八章 STD总线（1EEE961） 211

8.1STD总线特点 211

8.1.1模块化优点 211

8.1.2可靠性，稳定性和质量 211

8.1.3STD总线功能和操作特性 211

8.2STD总线应用 213

8.4STD总线的历史和发展 215

8.3.3工业标准 215

8.3标准和工业支持 215

8.3.1购买STD总线指南 215

8.3.2STD生产集团 215

8.5.36800,6500和68000协处理器 216

8.6存储器支持 216

8.5.4微控制器 216

8.7STD总线I/O支持 216

8.5.28080,8086,80186和80386处理器 216

8.5.18085,280,64180和Z280处理器 216

8.5STD总线处理器支持 216

8 7.1数字I/O模板 220

8.7.2模拟I/O模板 220

8.7.3 工业控制接口 220

8.7.4运动控制接口 221

8.7.5外围接口 222

8.7.6仪表接口 223

8.7.7SBX接口 223

8.8.1主从系统 224

8.8.2多主系统 224

8.7.8智能I/O和智能控制器 224

8.8STD总线的多处理 224

8.9STD总线的分布处理 227

8.9.1STD总线网络 228

8.9.1.1Bitus 228

8.10.2基于ROM的操作软件 229

8.10.4操作系统 229

8.10.3多任务软件 229

8.10.1设备驱动程序 229

8.10系统和操作系统软件 229

8.9.1.2ARCNET 229

8.10.4.1CP/M操作系统 230

8.10.4.2PC-DOS和MS-DOS操作系统 230

8.10.5软件方法 231

8.11STD总线逻辑规范 231

8.11.1总线引脚规定 231

8.11.2信号说明 231

8.11.2.1电源线（引脚p1-6和53-56） 231

8.11.2.2数据总线（引脚7-14） 231

8.11.2.3控制总线（引脚51-52） 231

8.11.3存储器和I/O控制 232

8.11.5中断和总线控制线 233

8.11.4外围设备定时控制线 233

8.11.6时钟的复位线 234

8.11.7优先级链路 234

8.12电气特性 234

8.12.2TTL逻辑信号特点 235

8.12.3底板终端 235

8.12.4电路板电气特性 236

8.13机构特性 237

第九章 MULIBUSⅡ总线结构 239

9.1.1顾客需要定义新的总线结构 239

9.2功能分块—避免过时的方法 240

9.2.1一项主要成就 241

9.3.2扩展I/O总线 243

9.3.3局部扩展总线 243

9.3.4系统总线 243

9.3.1物理标准 243

9.3实现SUB总线 243

9.4内部连接空间 246

9.4.2内部连接空间—生产商的看法 248

9.5数据传输 248

9.4.1内部连接空间的诊断原理 248

9.6信息空间细节 252

9.6.1未经请求的数据包 252

9.6.2请求数据包 252

9.6.3总线仲裁保证降低了总线等待时间 253

9.6.4系统总线有确定的中断等待时间 253

9.7系统总线特点 254

9.7.1中心控制 254

9.7.2地址／数据 255

9.7.3系统控制 255

9.7.4仲裁 256

9.7.5电源 256

9.8典型总线周期 256

9.9小结 257

10.1电子联线系统的设计 259

10.1.1联接的概含 259

第十章 印刷电路板的设计 259

10.1.2电子闻接和封装的水平 260

10.1.2.1刚性印刷电路板（PCB） 260

10.1.2.2柔性印刷电路 261

10.1.2.4混全微电路 263

10.1.2.5多层模板 263

10.1.2.3电缆和导线 263

10.1.2.6可弯电薄片 264

10.2.1金属膜的附着法 265

10.2 电路板的概念 265

10.2.1.1将金属厝附着在聚酯绝缘板上 265

10.1.2.7注模电路 265

10.2.1.2金属膜和绝缘热固塑料迭层板 266

10.2.1.3通过胶合胶片制造金属腊和绝缘板的迭层板 267

10.2.2用化学工艺将导体层淀积在绝缘板上 267

10.2.5绝缘板与导线的联结构成电路板 268

10.2.4.2在金属膜上沉积气态聚合物 268

10.2.5.1针脚线技术 268

10.2.5.2多线技术 268

10.2.4.1在导体膜上压制绝缘体 268

10.2.4在导体膜上淀积绝缘板材 268

10.2.3在绝缘板上以气体状态沉积导体 268

10.2.6用湿化学工艺在绝缘板上沉积导体图案 269

10.2.7在绝缘层上应用导体胶或涂料型导体技术—聚合物薄片技术 270

10.2.8在绝缘材料上直接涂写的导体材料的应用 270

10.3电路板的分类 271

10.3.1单面板 271

10.2.9用激光辅助从液溶液体或气态中淀积导体电路 271

10.3.2双面板 272

10.3.3通孔渡膜工艺 273

10.3.3.1打孔 273

10.3.4盲孔法 274

10.3.3.3无电淀积 274

10.3.5多层电路板 274

10.3.3.2除污 274

10.3.5.1层与层间的重合 275

10.3.5.2多层板的迭合 276

9.1简介 279

10.4绝缘材料的选择 281

10.4.1概述 281

10.3.6联接线密度—小结 281

10.4.1.1普通材料 283

10.4.1.2普通电路制作 283

10.4.2普通绝缘材料的分类 284

10.4.2.1陶次材料 284

10.4.2.2玻璃 284

10.4.2.3聚合物 284

10.4.3基于聚合物绝缘材料的热性能 284

10.4.3.1弹性 284

10.4.3.2体积扩张 284

10.4.4.3隔离阻抗 290

10.4.4.4绝缘电压 290

10.4.4绝缘材料的电特性 290

10.4.3.2面电阻率 290

10.4.3.1体电阻率 290

10.4.4.5电晕（放电） 291

10.4.4.6电弧电阻（或电弧） 291

10.4.4.7绝缘常数（相关系数） 291

10.4.4.8介质损耗 292

10.4.5绝缘材料的机械性能 292

10.4.5.1概述 292

10.4.5.2机械加工 292

10.4.5.7PTH和表面联接件的可靠性 293

10.4.5.5撕裂强度 293

10.4.5.6热胀系数（CTE） 293

10.4.5.3硬度和韧度 293

10.4.5.4维数稳定度 293

10.4.6绝缘材料的热特性 294

10.4.7环境对绝缘材料的影响 296

10.4.7.2化学影响 296

10.4.7.1水的影响 296

10.4.7.3火的影响 296

10.4.6.3对流 296

10.4.6.2热幅射 296

10.4.6.1导热 296

10.5高级联结技术 297

10.5.1多层系列工艺—多层模块 297

10.5.1.1电路底板 297

10.5.1.2电路的制造 297

10.5.1.3无电层淀积 298

10.5.1.4结晶层的制作 298

10.5.1.5更迭工艺 298

10.5.3混合微电路 299

10.5.2.3三层板带 299

10.5.2.2双面板带 299

10.5.2自动联接带 299

10.5.2.1单面板带 299

10.5.3.1多层板烧制技术 300

10.5.3.2厚膜技术制多层板 302

10.5.4可弯曲电路 302

10.5.5注模联接 303

参考文献 306

11.1引言 314

11.2基本的反射关系 314

第十一章 传输线反射 314

11.3非理想电源 316

11.3.1有限电阻电源 317

11.3.2非线性源 318

11.3.3源电感电容 318

11.3.4有限过渡时间 319

11.4梯形图和Bergcron图 321

11.4.1梯形图 321

11.4.2Bcrgeron 图 323

11.5终端 324

11.5.1串联终端 324

11.5.2并联终端 326

11.5.3二极管钳位终端 330

11.6容性负载 331

11.6.1传输线终端负载电容 331

11.6.2公布负载电容 335

11.7传输线不连续引起的反射 336

11.7.1接线板—接线板连接 336

11.7.2板层数的改变 337

11.7.3传输线的弯曲 337

11.7.4接头 337

11.8模拟 339

参考文献 340

第十二章 脉冲串扰 341

12.1介绍 341

12.2分布参数模型 341

12.3弱藕合近似 343

12.4解决方法 345

12.5图解法 346

12.6弱藕合解的一些解释 348

12.7损耗情况和其他终止方式 349

文献书目 352

参考书 352

12.8总结 352

第十三章 接插件的设计 353

13.1简介和发展趋势 353

13.2接插现象 353

13.2.1连接电阻 353

13.2.2接触退化和恢复 354

13.2.3.2弹片接触器 355

13.2.3.3里衬 355

13.2.3.1基体金属 355

13.2.3接触材料 355

13.2.3.4压触式接插件外表层 356

13.2.3.5底衬焊接 356

13.2.3.6焊接材料 356

13.2.3.7接触器润滑剂 357

13.3接插件设计要求 357

13.3.1机械设计要求 357

13.3.2电气要求 357

13.3.2.1接触电阻 357

13.3.2.2电气强度 357

13.3.3.2腐蚀 358

13.3.3.1温度和湿度 358

13,3,2,3信号总体 358

13.3.3环境要求 358

13.3.3.3尘埃暴露 359

13.3.4密度要求 359

13.4测试方法和技术说明 360

13.4.1接触电阻 360

13.4.2载流能力 360

13.4.5机构冲击和振动 361

13.4.7热冲击 361

13.4.6耐性（接触－断开循环） 361

13.4.4隔离电阻 361

13.4.3绝缘可承受电压值 361

13.4.8腐蚀 362

13.4.8.1盐喷 362

13.4.8.2气密 362

13.4.8.3硫化环境下暴露 362

13.4.8.4流动混合气体（FMG）法 362

13.4.9.4具有湿度的温度循环 363

13.4.9.3温度循环 363

13.4.9.2温升变化 363

13.4.9.1温度变化 363

13.4.9温度和湿度的变化 363

13.4.8.5磨损腐蚀 363

13.4.10尘埃测试 364

13.4.11信号特征 364

13.4.12其它测试 364

13.4.12.1电压度孔隙度 364

13.5.1直接焊接 365

13.5芯片封装到电路板的连接 365

13.4.12.4绝缘常数和损耗 365

13.4.12.3导线过程拉力测试 365

13.4.12.2接触力测试 365

13.5.2表面安装焊接 366

13.5.3接线匣 367

13.5.3.1标准接插匣 367

13.5.3.2压入安装接插匣 369

13.5.3.3低插入力和零插入力接插匣 369

13.5.3.4表面焊接安装接插匣 371

13.5.4Z轴连接技术 372

13.6.1跳线与硬件接口联接 374

13.6板与板之间的连接 374

13.6.1.1绝缘层移位接头（IDC） 375

13.6.1.2压接 375

13.6.1.3焊接 375

13.6.2板与板接插件类型 375

13.6.2.1边卡式连接 375

13.6.2.2针匣式（柱盒式）连接 376

13.6.2.3压触式焊接盘连接 378

13.6.2.4同轴电缆连接 379

13.7.1.2柱盒（双片）接插件 382

13.7.1.3其它接插件 382

13.7板－抵板连接 382

13.7.1.1边卡式（单片）接插件 382

13.7.1垂直板安装 382

13.7.2平行板安装（层叠总线） 383

参考书 384

第十四章 收发器技术与设计 391

14.1简介 391

14.2技术发展 391

14.2.1集电极开路驱动器 392

14.2.2三态驱动器 395

14.3高速总线的物理性能 396

14.3.1总线上容性负载的效果 398

14.3.2总线终端 399

14.3.3稳定时间 400

14.3.4三态反向集电极开路驱动器 402

14.4底板收发器逻辑 403

14.5.1互补金属氧化物半导体器件（MOS） 409

14.5.2发射极耦合逻辑（ECL） 409

14.5其它技术 409

14.6功率 412

14.6.1功率因率 412

14.6.1.1终端负载功率（PT） 412

14.6.1.2驱动器输出功率（PO） 412

14.6.1.3终端供应功率（PVT） 412

14.6.1.4收发器有源功率（PA） 412

14.6.1.5收发器等待功率（PS*） 412

14.6.1.6整个底板系统功率 414

14.6.2功率比较 414

14.6.3低功耗的应用 414

14.7数据完整 415

14.7.1串扰 416

14.7.1.1串扰测量 418

14.7.2对上升和下降时间的控制 418

14.7.3推动速度限制 418

14.7.4封装及布局考虑 419

14.8前景展望 420

14.8.1有源底板概念 420

14.8.2器件的时滞—第二道障碍 422

14.8.3片内时滞补偿 423

14.9总结 424

参考书 425

第十五章 总线标准 426

15.1标准问题介绍 426

15.2组织之间的关系 427

15.2.1国际组织 427

15.2.2美国标准—ANSI 427

15.2.4美国标准—电气电子式程协会（IEEE） 428

15.2.4.1标准委员会 428

15.2.3美国标准—委托标准委员会 428

15.2.4.2标准委员会 429

15.2.4.3标准审阅委员会 431

15.2.4.4IEEE标准协调委员会 431

15.2.4.5X Y Z协会 431

15.2.5计算机协会 431

15.2.5.1技术委员会 431

15.2.5.5标准协调委员会 433

15.3文件分类 433

15.2.6工作组 433

15.2.5.4标准活动委员会 433

15.2.5.3技术活动委员会 433

15.2.5.2计算机协会标准委员会 433

15.3.1试用标准 434

15.4总线标准制定周期 434

15.4.1项目鉴定 434

15.4.2主办投票 437

15.5规章文件 438

15.6MSC总线标准 438

15.6.1 1988年7月正式进行的总线标准 439

16.1总线的发展—未来的总线是什么样？ 440

第十六章总线挑选准则和发展趋势 440

16.2选择总线 442

第十七章 总线缓冲 445

17.1简介 445

17.2高速缓存基础 445

17.2.1高速缓存的联系 445

17.2.2替换策略 446

17.2.3写处理 446

17.3总线高速缓存的设计 447

17.4多处理器高速缓存 448

17.4.1一种高速缓存一致性协议 449

17.4.2总线请求 450

17.5总结 450

参考文献 450

第十八章 底板总线性能的限制 452

18.1介绍 452

18.2高速存贮访问总线 452

18.2.1时滞 452

18.3.1中央同步协议 454

18.3.1.1空间时滞 454

18.3同步机构 454

18.3.2强迫协议 455

18.4数据传输技术分析 456

18.4.1中央同步时序分析 456

18.4.2强迫源同步时序分析 458

18.4.3非强迫源同步时序分析 461

18.4.4传输速度的定量比较 462

18.4.5最坏情况下的设计 462

18.4.6每个芯片的同步 463

18.5能维持的系统流量 464

18.4.8理论传输速度极限 464

18.4.7锁定收发器 464

18.5.1主权仲裁 466

18.5.1.1分布并行竞争 467

18.5.1.2中央径向竞争 467

18.5.1.3集中与分布源 468

18.5.1.4分存径向竞争 468

18.5.2流量和等待时间 468

18.5.3线路交换与包交换传输活动 469

18.5.4板块响应时间限制 470

18.6总结 471

查看更多关于计算机数字总线标准手册的内容